PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-286497

(43) Date of publication of application: 17.12.1991

(51)Int.CI.

G11C 16/06 H01L 27/10 H01L 29/788 H01L 29/792

(21)Application number: 02-082946

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

31.03.1990

(72)Inventor: IWATA YOSHIHISA

OUCHI KAZUNORI

TANAKA TOMOHARU

ITO YASUO


MOMOTOMI MASAKI MASUOKA FUJIO

(54) NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE

PURPOSE: To set the threshold value of a memory cell

(57)Abstract:

within a prescribed range by providing a write verify control circuit to confirm a data write state by impressing a prescribed write verify potential to the control gate of the selected memory cell. CONSTITUTION: A control gate control circuit 6 outputs prescribed control signals to the control gate line of a memory cell array 2 corresponding to respective operations such as data write, erase, read and verify. After executing a write operation according to data to be written latched by a data latch circuit 5, the write verify operation is executed by the control circuit 6. In such a case, when all the write data are set within desired threshold destribution, the signal of data write end is obtained by a verify end detection circuit 9. Thus, the threshold value of the memory cell in the data write state can be set within the prescribed range.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 特許公 報(B2)

(11)特許番号

特許第3190031号 (P3190031)

(45)発行日 平成13年7月16日(2001.7.16)

(24)登録日 平成13年5月18日(2001.5.18)

(51) Int.Cl.7

G11C 16/02

16/04

識別記号

FΙ

G11C 17/00

612B

622E

請求項の数9(全 15 頁)

(21)出願番号	特願平2-82946	(73)特許権者	99999999
			株式会社東芝
(22)出顧日	平成2年3月31日(1990.3.31)		神奈川県川崎市幸区堀川町72番地
		(72)発明者	岩田 佳久
(65)公開番号	特開平3-286497		神奈川県川崎市幸区小向東芝町1番地
(43)公開日	平成3年12月17日(1991.12.17)		株式会社東芝総合研究所内
審査請求日	平成9年1月17日(1997.1.17)	(72)発明者	大内 和則
			神奈川県川崎市幸区小向東芝町1番地
			株式会社東芝総合研究所内
•		(72) 発明者	田中智晴
			神奈川県川崎市幸区小向東芝町 1 番地
			株式会社東芝総合研究所内
	•	(74)代理人	99999999
			弁理士 鈴江 武彦 (外3名)
		審査官	高橋 宣博
			led bd Terld.
·		1.	最終頁に続く

(54) 【発明の名称】 不揮発性半導体配憶装置

1

(57) 【特許請求の範囲】

【請求項1】半導体基板上に電荷蓄積層と制御ゲートが 積層形成され、電荷蓄積層と基板の間の電荷の授受によ り電気的書替えを可能としたメモリセルが複数個ずつ直 列接続されてNANDセルを構成してマトリクス配列された メモリセルアレイと、前記メモリセルの制御ゲートがそ れぞれ複数接続されてなる複数のワード線とを有する不 揮発性半導体記憶装置において、

前記複数のワード線に接続された複数の制御ゲートに同 時に所定の消去ベリファイ電位を印加して、データ消去 10 を行うすべてのメモリセルのデータ消去状態をピット線 電流により確認する消去ベリファイ制御回路を有するこ とを特徴とする不揮発性半導体記憶装置。

【請求項2】前記メモリセルは、複数個ずつ接続されて 一単位を形成していることを特徴とする請求項1記載の

不揮発性半導体記憶装置。

【請求項3】半導体基板上に電荷蓄積層と制御ゲートが 積層形成され、電荷蓄積層と基板の間の電荷の授受によ り電気的書替えを可能としたメモリセルが複数個ずつ直 列接続されてNANDセルを構成してマトリクス配列された メモリセルアレイと、前記メモリセルの制御ゲートがそ れぞれ複数接続されてなる複数のワード線とを有する不 揮発性半導体記憶装置において、

データ消去の際、複数のワード線に接続された複数の制 御ゲートに同時に所定の消去ベリファイ電位を印加し て、データ消去を行うすべてのメモリセルのデータ消去 状態をピット線電流により確認する消去ベリファイ制御 回路と、

データ書込みの際、データ書込みを行う選択メモリセル の制御ゲートに所定の書込みベリファイ電位を印加して 10

3

データ書込み状態を確認する書込みベリファイ制御回路 とを有することを特徴とする不揮発性半導体記憶装置。 【請求項4】データ書込みの際、1本のワード線に対し て所定の書込みベリファイ電位を印加して書込みベリファイ動作が行われることを特徴とする請求項3記載の不 揮発性半導体記憶装置。

【請求項5】前記消去ベリファイ制御回路は、所定の動作時間を設定して読出しを行うためのタイマを内蔵することを特徴とする請求項1乃至4のいずれか1項記載の不揮発性半導体記憶装置。

【請求項6】半導体基板上に電荷蓄積層と制御ゲートが 積層形成され、電荷蓄積層と基板の間の電荷の授受によ り電気的書替えを可能としたメモリセルが複数個ずつ直 列接続されてNANDセルを構成してマトリクス配列された メモリセルアレイと、

前記メモリセルの制御ゲートがそれぞれ複数接続されて なる複数のワード線と、

前記メモリセルアレイのビット線に書込みデータを与えるデータ入力パッファおよびデータラッチ回路と、

前記メモリセルアレイのピット線データを読出すセンス 20 アンプ回路及びデータ出力バッファと、

前記メモリセルアレイにデータ書込みを行った後に、書込み状態を確認するための書込みベリファイ電位を順次選択された制御ゲートに印加してデータ読出しを行う書込みベリファイ制御回路と、

前記データラッチ回路とセンスアンプ回路の出力を比較 してその結果を一時ラッチする機能を持つデータ比較回 路と、

前記データ比較回路の出力により書込み状態を確認して、書込み不十分のメモリセルに対して再書込みを行う 30 手段と、

データ消去の際、複数のワード線に接続された複数の制御ゲートに同時に所定の消去ベリファイ電位を印加して、データ消去を行うすべてのメモリセルのデータ消去状態をピット線電流により確認する消去ベリファイ制御回路と

を有することを特徴とする不揮発性半導体記憶装置。

【請求項7】前記メモリセルは、複数個ずつ接続されて 一単位を形成していることを特徴とする請求項6記載の 不揮発性半導体記憶装置。

【請求項8】データ消去は、前記一単位を形成するメモリセルに対して同時に行われることを特徴とする請求項2または7記載の不揮発性半導体記憶装置。

【請求項9】データ消去は、ブロック内のすべてのメモリセルに対して同時に行われることを特徴とする請求項1乃至7のいずれか1項記載の不揮発性半導体記憶装置。

【発明の詳細な説明】

[発明の目的]

(産業上の利用分野)

4

本発明は、電気的書替え可能な不揮発性半導体記憶装置 (EEPROM) に係り、特にNANDセル構成のメモリセルアレイを有するEEPROMに関する。

(従来の技術)

EEPROMの一つとして、高集積化が可能なNANDセル型EE PROMが知られている。これは、複数のメモリセルをそれらのソース、ドレインを隣接するもの同士で共用する形で直列接続して一単位としてビット線に接続するものである。メモリセルは通常電荷蓄積層と制御ゲートが積層されたFETMOS構造を有する。メモリセルアレイは、p型基板またはn型基板に形成されたp型ウェル内に集積形成される。NANDセルのドレイン側は選択ゲートを介してビット線に接続され、ソース側はやはり選択ゲートを介してソース線(基準電位配線)に接続される。メモリセルの制御ゲートは、行方向に連続的に配設されてワード線となる。

このNANDセル型EEPROMの動作は次の通りである。データ書込みの動作は、ビット線から最も離れた位置のメモリセルから順に行う。選択されたメモリセルの制御ゲートには高電圧Vpp(=20V程度)を印加し、それよりビット線側にあるメモリセルの制御ゲートおよび選択ゲートには中間電位VppM(=10V程度)を印加し、ビット線にはデータに応じて0Vまたは中間電位を与える。ビット線に0Vが与えられた時、その電位は選択メモリセルのドレインまで伝達されて、ドレインから浮遊ゲートに電子に入が生じる。これによりその選択されたメモリセルのしきい値は正方向にシフトする。この状態をたとえば"1"とする。ビット線に中間電位が与えられたときは電子注入が起こらず、従ってしきい値は変化せず、負に止まる。この状態は"0"である。

データ消去は、NANDセル内のすべてのメモリセルに対して同時に行われる。すなわち全ての制御ゲート、選択ゲートをOVとし、ビット線およびソース線を浮遊状態として、p型ウェルおよびn型基板に高電圧20Vを印加する。これにより、全てのメモリセルで浮遊ゲートの電子がp型ウェルに放出され、しきい値は負方向にシフトする。

データ読出し動作は、選択されたメモリセルの制御ゲートをOVとし、それ以外のメモリセルの制御ゲートおよび選択ゲートを電源電位Vcc(=5V)として、選択メモリセルで電流が流れるか否かを検出することにより行われる。

以上の動作説明から明らかなように、NANDセル型EEPR OMでは、書込みおよび読出し動作時には非選択メモリセルは転送ゲートとして作用する。この観点から、書込みがなされたメモリセルのしきい値電圧には制限が加わる。たとえば、"1"書込みされたメモリセルのしきい値の好ましい範囲は、0.5~3.5V程度となる。データ書込み後の経時変化、メモリセルの製造パラメータのばらつきや電源電位のばらつきを考慮すると、データ書込み後

のしきい値分布はこれより小さい範囲であることが要求 される。

しかしながら、従来のような、書込み電位および書込み時間を固定して全メモリセルを同一条件でデータ書き込みする方式では、"1"書込み後のしきい値範囲を許容範囲に収めることが難しい。たとえばメモリセルは製造プロセスのばらつきからその特性にもばらつきが生じる。従って書き込み特性を見ると、書込まれやすいメモリセルと書込まれにくいメモリセルがある。従来はこれに対して、書込まれにくいメモリセルに十分に書込まれに対して、書込み時間に余裕を持たせて全メモリセルを同一条件で書込むという事が一般に行われている。これでは、書込まれ易いメモリセルには必要以上に書込まれ、しきい値電圧が許容範囲を越えて高くなってしまう。

一方、"0"書込みしたメモリセル、或いはデータ消去したNANDセルのメモリセルのしきい値電圧が負方向にある値以上大きくなっていないと、これも問題になる。すなわち"0"書込みしたメモリセルのしきい値は、これによってデータ読出し時のセル電流(読出し電流)が変化し、その結果アクセスタイムが変化するから、EEPROMの仕様を左右する。またデータ消去によって十分に消去がなされていないと、その後のデータ書込みで"1"状態のしきい値が必要以上に高くなってしまい、しきい値の許容範囲を越えることになる。

(発明が解決しようとする課題)

以上のように従来のNANDセル型EEPROMでは、データ消去や書込みの際、メモリセルのしきい値を許容範囲に収めることが難しい、という問題があった。

本発明は、データ消去状態のメモリセルのしきい値を 30 所定範囲に収めることを可能としたNANDセル型のEEPROMを提供することを目的とする。

本発明はまた、データ消去状態およびデータ書込み状態のメモリセルのそれぞれのしきい値を所定範囲に収めることを可能としたNANDセル型のEEPROMを提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明は、半導体基板上に電荷蓄積層と制御ゲートが積層形成され、電荷蓄積層と基板の間の電荷の授受により電気的書替えを可能としたメモリセルが複数個ずつ直列接続されてNANDセルを構成してマトリクス配列されたメモリセルアレイと、前記メモリセルの制御ゲートがそれぞれ複数接続されてなる複数のワード線とを有する不揮発性半導体記憶装置において、前記複数のワード線に接続された複数の制御ゲートに同時に所定の消去ベリファイ電位を印加して、データ消去を行うすべてのメモリセルのデータ消去状態をビット線電流により確認する消去ベリファイ制御回路を有することを特徴とする。

本発明はまた、その様なEEPROMにおいて、消去ベリフ 50

6

ァイ制御回路と共に、データ書込みの際、データ書込み を行う選択メモリセルの制御ゲートに所定の書込みベリファイ電位を印加してデータ書込み状態を確認する書込 みベリファイ制御回路を育りることを特徴とする。

(作用)

本発明においては、データ消去後に順次選択されたNA NDセルの全てのメモリセルに例えばOVを印加して読出し を行う消去ベリファイ動作を実行し、ある設定された時 間内に"O"読出しができないNANDセルが一個でもある場 合には、データ消去が不十分であると判断する。その場 合、全てのNANDセル(ブロック毎のデータ消去を行う場 合であればそのブロック内の全てのNANDセル)について 再度データ消去動作を実行する。そしてまた同じ読出し 動作を実行する。この操作を繰返し行い、全てのNANDセ ルの読出し時間がある値以下になったら、データ消去動 作を終了する。以上のような制御動作により、全てのNA NDセル内のメモリセルのしきい値がある値より小さい状 態(nチャネルであれば十分に負の状態)を得ることが できる。これは、NANDセルの読出し電流が一つのNANDセ ル内に含まれるメモリセルのうちで最もしきい値の高い もので制限されるからである。

本発明においてはまた、消去ベリファイ動作と共に、データ書き込みを行った後に、書込みベリファイ制御回路によってデータ書込みされたメモリセルのしきい値電圧を評価する。そして所望のしきい値に達していないメモリセルがあれば、書込み動作を追加する。その後再度しきい値の評価を行う。この操作を繰り返し行い、すべてのメモリセルのしきい値が所望の許容範囲に収まっていることを確認したら書込み動作を終了する。

この様にして本発明によれば、データ消去状態さらに必要ならばデータ書込み状態のメモリセルのそれぞれのしきい値を所定範囲に収めることを可能としたNANDセル型のEEPROMを得ることができる。

(実施例)

以下、本発明の実施例を図面を参照して説明する。

第1図は一実施例におけるNANDセル型EEPROMの構成を示している。図では、番地選択を行うためのアドレスバッファおよび行、列のアドレスデコーダ等は省略して、書込みおよび消去のペリファイ動作に関係する部分の構成を示している。メモリセルアレイ2に対して、データ書込みおよび読出しを行うためにデータラッチ回路5はボータ入出力バッファ4につながる。制御ゲート制御回路6は、メモリセルアレイ2の制御ゲート線にデータ書込み、消去、読出しおよびペリファイの各動作に対応して所定の制御信号を出力するものである。データラッチ回路5とセンサアンプ回路2は、書込みベリファイ動作時には、列アドレス発生回路7から出力される列アドレスにしたがってセンス動作と再書き込みすべきデータのラッチを行う。デ

7

ータ比較回路3はやはりベリファイ動作時、データラッチ回路5にラッチされた書込みデータと、センスアンプ回路1により読み出されたデータの一致を列アドレスごとに比較検出し、そい結果をラッチする機能を有する。この比較回路3の出力は出力バッファ8を介してベリファイ終了検知回路9に導かれる。データラッチ回路5にラッチされた書込むべきデータにしたがって書込み操作が行われた後に、制御回路6による書込みベリファイ動作を行って、書込みデータがすべて所望のしきい値分布内に入っている場合にはこのベリファイ終了検知回路9 10 により、データ書込み終了の信号が得られる。データ書込み終了信号が出ない場合には、再度データ書込み動作を行い、ベリファイ動作を繰り返すことになる。

第2図(a)(b)は、メモリセルアレイの一つのNA NDセル部分の平面図と等価回路図であり、第3図(a) (b) はそれぞれ第2図(a)のA-A′およびB-B′断面図である。素子分離酸化膜12で囲まれたp型シ リコン基板(またはp型ウェル)11に複数のNANDセルか らなるメモリセルアレイが形成されている。一つのNAND セルに着目して説明するとこの実施例では、8個のメモ 20 リセルMI~M8が直列接続されて一つのNANDセルを構成し ている。メモリセルはそれぞれ、基板11にゲート絶縁膜 13を介して浮遊ゲート14(141,142,…,148)が形成さ れ、この上に層間絶縁膜15を介して制御ゲート16(161. 162, …, 168) が形成されて、構成されている。これらの メモリセルのソース、ドレインであるn型拡散層19は隣 接するもの同志共用する形で、メモリセルが直列接続さ れている。NANDセルのドレイン側、ソース側には夫々、 メモリセルの浮遊ゲート, 制御ゲートと同時に形成され た選択ゲート149、169および1410、1610が設けられてい る。素子形成された基板上はCVD酸化膜17により覆わ れ、この上にビット線18が配設されている。ビット線18 はNANDセルの一端のドレイン側拡散層19にはコンタクト させている。行方向に並ぶNANDセルの制御ゲート14は共 通に制御ゲート線CG1, CG2, …, CG8として配設されてい る。これら制御ゲート線はワード線となる。選択ゲート 149. 169および1410. 1610もそれぞれ行方向に連続的に選 択ゲート線SG1、SG2として配設されている。

第4図は、この様なNANDセルがマトリクス配列された メモリセルアレイの等価回路を示している。

第5図は、第1図の中のセンスアンプ回路1、データラッチ回路5、データ比較回路3、出力バッファ8の部分の具体的な構成を示している。データラッチ回路5は、ラッチ信号LATCHとアドレスaiの論理によって選ばれたアドレスのデータがラッチ回路本体LAにラッチされる。センスアンプ回路1は、センス制御信号SENSEとアドレスaiの論理によって選ばれたアドレスのビット線データをセンスして出力する。このセンスアンプ回路1の出力は、データラッチ回路5の対応するデータと比較回路3によって比較され、その結果ラッチ信号LATCHV、▲LATC 50

8

HV▼によってラッチされることになる。次にその結果 に応じてラッチ回路本体LAに出力する。そしてラッチ信 号LATCHV▼を解除して次のアドレスの 論理で選ばれるものに備える。

第6図は、第1図における制御ゲート制御回路6の部 分の具体的構成を示している。この制御回路は、書込み 時に選択ゲートに高電位Vppを与える高電位供給回路2 1、同じく書込み時に非選択の制御ゲートに中間電位Vpp Mを与える中間電位供給回路22、書込みベリファイ制御 信号W-VERIFYにより選択的に書込みベリファイ電位V VERを与える書込みベリファイ電位供給回路23、および 読出し信号READ 消去信号ERASEおよび消去ベリファイ制 御信号E-VERIFYにより制御ゲート電位を設定する消去 /読出し制御回路24により構成されている。この様な回 路が各制御ゲート線毎に設けられる。高電位供給回路21 は、書込み信号WRITEとアドレスaiの論理をとるNANDゲ ートGiにより制御されるEタイプ、nチャネルのスイッチ ングMOSトランジスタQE」とEタイプ、pチャネルのスイッ チングMOSトランジスタQri、および出力バッファとなる Eタイプ、pチャネルMOSトランジスタQP2を主体として構 成されている。MOSトランジスタQEIとQPIの間、MOSトラ ンジスタQp」と髙電位Vpp端子の間には、それぞれスイッ チングMOSトランジスタを高電位から保護するためのn チャネルMOSトランジスタQDI, QD2が設けられている。こ れらのMOSトランジスタQD1. QD2はDタイプである。バッ ファ段MOSトランジスタQpiの上下にも同様に、Dタイ プ, nチャネルMOSトランジスタQD3, QD4が設けられてい る。出力段にこの様にpチャネルMOSトランジスタとD タイプ、nチャネルMOSトランジスタを用いているのは、 高電位Vppをしきい値降下なく制御ゲート線に供給する ためである。とくにMOSトランジスタQD4は、他の国路か ら制御ゲート線に正電位が供給された時にpチャネルMO SトランジスタQr2のドレイン接合が順バイアスになるの を防止する働きをする。中間電位供給回路22も、高電位 供給回路21と同様に、NANDゲートG2、これにより制御さ れるEタイプ、nチャネルのスイッチングMOSトランジス タQE2とEタイプ、pチャネルのスイッチングMOSトランジ スタQP3、出力バッファとなるタイプ、pチャネルMOSトラ ンジスタQP4、およびDタイプ, nチャネルMOSトランジス タQD5~QD8により構成されている。

書込みベリファイ電位供給回路23は、書込みベリファイ信号WーVERIFYとアドレスaiの論理を取るNANDゲート G_4 とその出力を反転するインバータゲート I_1 、このインバータゲート I_1 により制御されてベリファイ電位VVERを制御線に供給するためのスイッチング用のEタイプ、IのチャネルIMOSトランジスタIQE4、およびこのIMOSトランジスタIQE4と制御ゲート線の間に設けられた保護用のIDタイプ、I0チャネルI1のI2の間により構成されている。

第7図は、書込みベリファイ電位供給回路23に与えら 10 れるベリファイ電位VVERの発生回路の構成例である。書 込みベリファイ電位VVERは、書込みベリファイ信号Wー VERIFYが入ったときに電源電位Vccと接地電位の間に設 定された中間電位を出力して、第6図のベリファイ電位 供給回路23によって選択された制御ゲート線に供給され るもので、この実施例では、Vccと接地電位間に直列接 続されたEタイプ、nチャネルのMOSトランジスタQE6とQ E7を主体として構成されている。これらのMOSトランジ スタのゲートに所定のバイアスを与えるために、抵抗R」 ~R3の分圧回路が設けられている。原理的にはこれらの 20 分圧回路の端子Aに電源電位Vccを与えればよいが、そ れでは貫通電流が流れることになる。これを防止するた めこの実施例では、EタイプnチャネルMOSトランジス タQE8, QE9と、Eタイプ, pチャネルMOSトランジスタQp6. Qp7、およびインバータI3による切替え回路を設けてい る。すなわちベリファイ信号VERIFYが "H"レベルになる と、MOSトランジスタQE8がオン、QP7がオン、QE9がオフ となり、分圧回路の端子Aには電源電位Vccが供給され る。これにより、分圧回路の分圧比で設定されるMOSト ランジスタQE6、QE7の導通状態に対応した中間電位の書 込みベリファイ電位VVERが得られる。ベリファイ信号W -VERIFYが "L"レベルの時は、MOSトランジスタQE9がオ ンとなり、分圧回路の端子Aは接地電位となり、ベリフ ァイ電位VVERの端子はフローティングとなる。この時、 切替え回路では、MOSトランジスタQp7がオフであるか ら、電流は流れない。

第8図は、NANDセルの二つの選択ゲートSGI、SG2の制御回路である。ロウ・デコーダの出力によって選択ゲートを選択するNANDゲートGII、GI2およびそれらの出力端子に設けられたインバータIIIおよびII2を基本とする。 40 書込み信号WRITEが "H"レベルのときに2入力NORゲートGI3およびインバータII3によってNANDゲートGIIに "H"レベルが入り、このときドレイン側の選択ゲートSGIが選択され、ソース側の選択ゲートSG2は選択されない。NORゲートGI3の他方の入力端子には、消去信号ERASE、読出し信号READ、書込みベリファイ信号WーVERIFYおよび消去ベリファイ信号EーVERIFYが入るNORゲートGI4とインバータII4が設けられている。即ち消去信号ERASE、読出し信号READ、書込みベリファイ信号WーVERIFY、消去ベリファイ信号EーVERIFYのいずれかが "H"レベルになる 50

10

と、NORゲートG13に "H"レベルが入り、二つ選択ゲートSG1、SG2が同時に選択されるようになっている。。

ただし消去ベリファイ信号E-VERIFYは、タイマ回路 25を介してNORゲート G_{14} に供給される。タイマ回路25はこの実施例では、一方の入力に消去ベリファイ信号E-VERIFYが直接入る 2 入力NANDゲート G_{15} . その出力端子に設けられたインバータ I_{15} . 消去ベリファイ信号E-VER IFYを一定時間だけNORゲート G_{14} に供給するための遅延回路DLおよびインバータ I_{16} により構成されている。即ち消去ベリファイ信号E-VERIFY信号が"H"レベルになるとNORゲート G_{14} に"H"レベルが入り、選択ゲート G_{15} 、 G_{2} が同時に選択される。そして、遅延回路DLで決まる時間の後にNANDゲート G_{15} の二つの入力が共に"H"レベルは"L"レベルに復帰する。

遅延回路DLは、例えば抵抗と容量により構成されるものでも、或いはリングオシレータの出力をカウンタで数えてあるカウント数になったら出力を出す回路でもよい。

第9図は、ベリファイ終了検知回路9の構成例であり、図示のようにフリップフロップとNANDゲートおよびインバータにより構成される。

次にこのように構成されたEEPROMの動作を説明する。まずデータ書き込みに先立って全てのメモリセルのデータ消去を行う。データ消去時は全ての制御線(ワード線)CGにOVが与えられる。すなわち第6図に示す制御回路において、消去/読出し制御回路24に消去信号ERASEが入り、これによりMOSトランジスタQE3がオンになって全ての制御ゲート線CGiがOVとされる。この時選択ゲート線SG1、SG2も同様にOVとされる。そしてビット線およびソース線をフローティング状態として、メモリセルァレイが形成されたp型基板(またはp型ウェルおよびn型基板)に高電圧Vppが印加される。このバイアス状態を例えば、10m secの間保つことにより、全てのメモリセルで浮遊ゲートから電子が放出され、しきい値が負の"0"状態になる。

消去されたメモリセルのしきい値が十分負になっているか否かをチェックする消去ベリファイ動作は次のように行われる。第6図の制御回路において、消去/読出し制御回路24に消去ベリファイ信号 E-ERASEが入り、スイッチングMOSトランジスタQE3がオンになって、アドレスとは無関係に選択されたNANDセル内の全てのメモリセルの制御ゲートがOVに設定される。選択ゲート SG_1 、 SG_2 も同時に、第8図の制御回路に消去ベリファイ信号 E-ERASEが入ることにより選択され、例えばSVに設定される。ビット線には例えば1.5Vが与えられ、ソース線はOVとされる。このとき、選択ゲート SG_1 、 SG_2 がSVになっている時間は、消去したメモリセルのしきい値がある程度負になっていたらデータ"O"が読み出せる時間に設定される。これは第8図の遅延回路DLを持つタイマ回路25に

よって設定される。例えば、制御ゲートが全て0Vでビット線が1.5Vのときメモリセルが $10\,\mu$ A流せる時の読みだし時間が200n secであった時のしきい値より低くしようとすると、この読出し時間を150n secに設定する。そしてこの設定された時間にデータ "0"が読み出されない場合には、再度データ消去を行い、条件を満たすまで同様のベリファイ動作を繰り返す。

データ書込みは、1ワード分のデータがデータラッチ 回路5にラッチされ、そのデータによってビット線電位 が制御されて"0"または"1"が書き込まれる。この時選 10 択された制御ゲート線に高電位Vpp、それよりビット線 側にある非選択制御ゲート線に中間電位VppMが印加され る。第6図の制御回路では書込み信号WRITEが入力され る。即ち書込み信号WRITEとアドレスai、▲ a i ▼の論理 によって、高電位供給回路21または中間電位供給回路22 がオンとなって選択された制御ゲート線にVpp、非選択 の制御ゲート線にVppMが印加される。ビット線BLには、 データ "1"書込みの時はOV、 "0"書込みの時は中間電位 が与えられる。このデータ書込みのバイアス条件を保持 する時間は、従来の書込み法に比べて十分に短いもの、 例えば従来の1/100程度、具体的には10μsec程度とす る。"1"が書かれたメモリセルではしきい値が正方向に シフトし、 "O"が書かれたメモリセルではしきい値は負 に止まる。

次に書込みベリファイ動作に入る。この実施例においては、データ"1"が書かれたメモリセルのしきい値が所望の値に達しているか否かがチェックされる。この所望のしきい値はメモリセルのデータ保持特性を考慮して決められるもので、例えば2.5V程度である。この様なベリファイ動作が書込みが行われた1ワード線のメモリセル30について行われる。第10図はその書き込みベリファイ動作のタイミング図である。まずセンス信号SENSEが"H"レベルになり、センスアンプ回路2がイネーブルとなる。この時列アドレス発生回路7により列アドレスaiが*

12

*入力され、データ出力線にデータが出力されて、データ ラッチ回路5のデータがラッチ出力線に出力される。こ の書込みベリファイ動作のサイクルでは、第6図の制御 回路にベリファイ信号W-VERIFYと読出し信号READが同 時に入る。これらとアドレスai、▲ai▼との論理によ って、選択された制御ゲート線には、ベリファイ制御回 路23によって、Vccと接地電位の中間に設定された書込 みベリファイ電位Vver=2.5Vが供給される。それ以外の 制御ゲート線には、消去/読出し制御回路24のNANDゲー トG3の出力が"L"レベルとなって制御ゲート線にVccが 供給される。この時第8図の制御回路により同時に選択 される選択ゲート線SG1、SG2は共にVccに設定され、ビッ ト線BLには1.5Vが与えられ、ソース線はOVとされる。こ れにより、選択されたメモリセルが"!"書込みがなされ たものであって、そのしきい値が2.5Vを越えていれば、 選択されたメモリセルは非導通となり、データ"1"が読 み出される。"I"書込みがなされたがしきい値が2.5Vに 達していない場合には、選択されたメモリセルは導通す るから、データ"O"として読み出される。そして、書込 みデータとベリファイ動作により読み出されたデータと は、データ比較回路3によって比較されて、ラッチ信号 LATCHVが "L"レベルが "H"レベルになることにより、比 較結果がラッチされる。すなわち読み出されたデータが "1"であれば、これは比較回路3内のインバータ31で反 転してデータラッチ回路4からの書込みデータ"1"とと もにNANDゲート32に入り、インバータ33によって書込み データが"1"であれば、"0"となってラッチ回路34にラ ッチされる。書込みデータが"1"であるが書込みが不十 分で"0"と読み出された場合には、ラッチ回路34には "1"としてラッチされる。書込みデータが"0"の場合に は、読み出されたデータの如何に拘らず、"0"として比 較回路3内のラッチ回路34にラッチされる。以上のデー 夕比較回路3でのラッチデータの様子を表-1にまとめ て示す。

表 - 1

データラッチ回路のデータ	1	1	0	0
センスアンプ回路出力	1	0	1	0
データ比較回路出力	0	1	0	0

データ比較回路3の出力に"!"が現れた場合には、ベリファイ終了検知回路9はベリファイ終了信号を出さないようにする。すなわち第9図において、書込みベリファイ信号▲W-VERIFY▼によりフリップフロップが初期化された後、データ比較回路3の出力に"!"が現れると、フリップフロップの出力は"0"にセットされる。データ比較が終了するまではデータ比較信号が"0"、したがってベリファイ終了信号は"0"出力であ

り、ベリファイが終了していない事を示す。全ビット線のデータ比較が終了すると、データ比較終了信号が"1"になるが、ベリファイが終了しないと信号DourVが"H"レベルになる事によって、データ比較回路3のデータが再度データバッファ8を介し、データ入力線を介して新しいデータとしてデータラッチ回路5にラッチされる。上の表から明らかなように、書込みが不十分であったアドレスについてのみ"1"データが再度ラッチされ、これ

*て、データ書込み動作終了となる。

よって再度 "1"データ書込み動作が繰り返される。そして再度ベリファイ動作を行い、"1"書込み不十分のメモリセルがなくなると、データ比較回路 3 に 1 個も "1"が現れなくなり、フリップフロップは"0"にセットされたままになって、データ比較終了信号が"1"になったときに、ベリファイ終了検知回路 9 が終了信号 "1"を出力し*

以上の各動作モードでの各部の電位関係をまとめて、表-2に示す。ここでは書込みおよび書込みベリファイ時制御ゲート線 CG_2 が選ばれた場合について示している。

14

表-2

	消去	消去 ベリファイ	書込み "1"	書込み "0"	書込み ベリファイ
ビット線	-	1.57	107	OV	1.5 V
S G 1	OV	5 Y	107	107	5 V
C G 1	OV	ОУ	107	10V	5 V
C G ₂	οv	ОУ	20V	20V	2.5V
C G 3	οv	ΟV	10V	1.0 V	5 V
C G 4	ΟV	ov	107	10V	5 V
C G 5	OV	OV	107	10V	5 V
C G 6	OV	OV	100	107	5 V
CG ₇	οv	OV	107	107	5 V
C G 8	٥٧	ΟV	107	107	5 ¥
S G 2	οv	5 V	OV	107	5 Y
ソース線	-	OV	OV	Ο ۷.	ΟV
基板	20V	OV	OV	ΟV	OV

データ読出し動作は、従来と同様である。

以上のようにこの実施例によれば、データ消去のベリ 40 ファイ動作を実行することにより、消去状態のメモリセルのしきい値電圧をある値より小さく設定することができる。これにより、"0"読出し時の速度が遅くならないようにすることができ、また"1"書込み後のしきい値が大きくなり過ぎるのが防止される。

またこの実施例ではデータ書込み時、1回の書込み時間を短くして書込みが不十分なメモリセルに対しては再度書込みを行うという操作を繰り返す。これによって、従来のように1回の書込み動作で確実に"I"データを書き込む場合の製造プロセス等のばらつきに起因する過剰50

な書込み、すなわち1"データのしきい値が不必要に高くなることが防止され、"1"データが書き込まれた全メモリセルのしきい値のばらつきを小さいものとすることができる。この結果、非選択のメモリセルが転送ゲートとして働くNANDセル型のEEPROMの信頼性が高くなる。

なお実施例では、書込みベリファイ動作でのしきい値評価基準を2.5Vとしたがこれは許容しきい値分布との関係で、他の適当な値に設定することができる。1回の書込み時間についても同様であり、例えば最終的なしきい値分布をより小さいものとするためには、1回の書込み時間をより短くして小刻みに書込み/ベリファイ動作を繰り返すようにすればよい。消去ベリファイ動作時のチ

ェック時間についても同様に必要に応じて適当な値に設定することができる。また実施例では、トンネル注入を利用したNANDセル型EEPROMについて説明したが、ホットエレクトロン注入等他の方式を利用するものであっても、NANDセル型のEEPROMであれば本発明は有効である。

その他本発明は、その趣旨を逸脱しない範囲で種々変 形して実施することができる。

[発明の効果]

以上述べたように本発明によれば、消去ベリファイ制御またはこれと共に書込みベリファイ制御を行うことに 10より、メモリセルのしきい値を最適状態に設定して信頼性向上を図ったNANDセル型のEEPROMを提供することができる。

【図面の簡単な説明】

第1図は本発明の一実施例のEEPROMの構成を示す図、 第2図(a)(b)はそのメモリセルアレイの一つのNA NDセルの平面図と等価回路図、 16

*第3図(a) (b) はそれぞれ第2図(a) のA-A' およびB-B' 断面図、

第4図はメモリセルアレイの等価回路図、

第5図および第6図は第1図の要部構成を具体的に示す 図、

第7図は書込みベリファイ電位発生回路を示す図、


第8図は選択ゲート制御回路を示す図、

第9図はベリファイ終了検知回路の構成例を示す図、

第10図は書込みベリファイ動作を説明するためのタイミング図である。

1 ……センスアンプ回路、2 ……メモリセルアレイ、3 ……データ比較回路、4 ……入出力バッファ、5 ……データラッチ回路、6 ……制御ゲート制御回路、7 ……列アドレス発生回路、8 ……ベリファイ終了検知回路、21 ……高電位供給回路、22 ……中間電位供給回路、23 …… 書込みベリファイ電位供給回路、24 ……消去/読出し制御回路、25 ……タイマ。


【第1図】




【第2図】 【第3図】 162 168 ΒL 169 149 161 141 18 148 1610 149,169 SG1 CG1 CG2 CG3 -CG3 (a) CG4 CG5 CG5 CG6 CG7 CG8 В SG2 -11 1410,1610 (b)

(a)


(b)




【第4図】




【第5図】




【第6図】




【第7図】



【第8図】



【第10図】



フロントページの続き

八分光明有 建酸 二大	(72)	発明者	伊藤	寧夫
-------------	------	-----	----	----

神奈川県川崎市幸区小向東芝町1番地

株式会社東芝総合研究所内

(72) 発明者 百冨 正樹

神奈川県川崎市幸区小向東芝町1番地

株式会社東芝総合研究所内

(72) 発明者

舛岡 富士雄

神奈川県川崎市幸区小向東芝町1番地

株式会社東芝総合研究所内

(56) 参考文献 特開 昭62-266798 (JP, A)

特開 平2-64995 (JP, A)

特開 昭62-222498 (JP, A)

特開 平1-159895 (JP, A)

(58) 調査した分野 (Int. Cl. 7, DB名)

G11C 16/00 - 16/34